采用四个D触发器，每个触发器的输出/Q与输入D相连，第一个触发器的时钟CP接外部输入时钟，输出/Q与下一个触发器的时钟相连，第二个触发器的输出/Q与第三个触发器的时钟相连，第三个触发器的输出/Q与第四个触发器的时钟相连。每个触发器的Q作为输出。如此，就得到了16进制计数器。

四个触发器的置位端连接在一起接VCC，四个触发器的复位端/CLR连接在一起，然后用门电路对Q3Q2Q1Q0进行译码，译码电路当Q3Q2Q1Q0=1011时，输出低电平，与/CLR相连。